1. Kondisi [Kembali]
- Percobaan 1 Kondisi 5
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan RS flip flop dan output 8 bit
2. Rangkaian Simulasi [Kembali]
Rangkaian counter asycronous pada rangkaian ini menggunakan 8 RS flip flop yang disusun secara sejajar dan dihubungkan saklar SPDT yang sama pada kaki S dan R nya dimana pada SPDT dihubungkan ke VCC dan kaki low nya ke ground. Adapun clock pada flip flop yang ujung akan dihubungkan ke sinyal clock sedangkan untuk sinyal flip flop lainnya dihubungkan ke output flip flop sebelumnya. Dengan sifatnya tersebut membuat output yang terlihat pada logicprobe mengalami perubahan kondisi atau tidak serempak. Sehingga nilai outputnya selalu berubah-ubah, dimana konsisi saklar bernilai 1 1.
5. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar